隨著 DDR5 內存設計變得越來越復雜，在系統(tǒng)級別調試 I3C 協(xié)議問題對于確保性能變得至關重要。Prodigy Technovations 為實時 I3C 協(xié)議分析和調試提供了強大的解決方案。

為什么選擇 Prodigy 進行 I3C 協(xié)議調試？

l  全面的I3C協(xié)議分析：輕松捕獲和分析復雜的I3C事務，確保您在設計過程中保持地位。

l  無縫系統(tǒng)級調試：在系統(tǒng)級解決協(xié)議問題，確保您的 DDR5 內存設計穩(wěn)健高效。

l  優(yōu)化性能：調試更快，設計更智能 。

我們的工具為您提供優(yōu)化內存系統(tǒng)所需的見解。

探索我們的解決方案如何幫助您克服 DDR5 內存設計中的 I3C 協(xié)議挑戰(zhàn)。

DDR5是第五代動態(tài)隨機存取存儲器，性能優(yōu)于DDR4。它專為下一代CPU和GPU而設計，可滿足人工智能應用和大型數據處理應用的需求，可快速訪問數據。

DDR5的主要特性之一是電源管理集成電路（PMIC），它規(guī)定了DDR5內存模塊的電源要求。PMIC生成DDR5內存模塊所需的多個輸出。PMIC由I3C或I2C總線接口管理，有助于降低功耗。

PMIC使用串行外設檢測（SPD）設備進行管理。SPD使用I3C與PMIC通信。SPD使CPU 能夠知道存在哪個內存模塊以及要訪問哪些內存時序。SPD還管理DDR寄存器時鐘驅動器 （RCD）和溫度傳感器 （TS）。

在計算機系統(tǒng)應用中，用于 DDR5 內存管理的典型 I3C 總線網絡如下：

主機控制器使用 I3C總線與串行外設檢測 （SPD）通信。SPD 向主機控制器提供相關信息，并通過使用I3C 協(xié)議與不同 DDR5 DIMM 的 RCS、TS 和 PMIC 通信來管理 DDR5 內存性能。RCS、TS 和 PMIC 是目標 （Slave），并響應來自 SPD 的查詢，SPD作為控制器或目標運行。

I3C 是由 MIPI 聯盟開發(fā)的改進的 IC間通信總線，旨在滿足下一代應用的需求。I3C 的一般規(guī)格是

l  工作頻率范圍為 100KHz 至 12.5MHz

l  信號幅度 1V 至 3.3V

l  分組協(xié)議

l  Multidrop 總線網絡

l  不同的命令支持不同的 I3C 總線用例

DDR5 中的I3C總線使用以下一些常用命令代碼

I3C 控制器和目標的測試需求

在為 DDR5 應用設計基于 I3C 的產品時，設計人員需要不同類型的 I3C 測試工具來滿足特性和驗證需求。例如，開發(fā)PMIC的設計人員需要一個I3C控制器，以生成符合 I3C 物理層信號特性和協(xié)議格式的 I3C 協(xié)議流量。設計人員可能還需要物理層和協(xié)議層的誤差注入功能，以確保 I3C 器件的穩(wěn)健性能。開發(fā)SPD組件的設計人員還需要控制器和目標。該設備應模擬主機控制器和目標通信，因為SPD是主機控制器和 PMIC、RCD 和TS設備控制器的目標。

在 DDR5 系統(tǒng)的 I3C 總線網絡設計中，設計人員需要同時監(jiān)控不同的 I3C 總線，并了解帶有 SPD 和主機控制器的 DDR5 DIMM 不同目標之間的 I3C 通信之間的相互關系。

不同 i3C 組件連接在一起形成整個 I3C 網絡的框圖視圖。這是一個非常有效的解決方案，解決了 i3C 的高速數據速率，以管理高性能計算應用中的電源和 DDR5 模塊。

設計和測試工程師面臨的典型測試挑戰(zhàn)如下

l  I3C 測試儀，可以根據 I3C V1.1.1 規(guī)范模擬控制器和目標

l  能夠以 1V 信號幅度為 10KHz 至 12.5MHz 的整個頻率范圍生成協(xié)議數據包

l  某些傳感器可能以 I2C 總線協(xié)議工作

l  錯誤注入功能

l  協(xié)議分析能力

l  在 DDR5 系統(tǒng)設計中同時監(jiān)控所有 I3C 總線網絡

通過 PGY-I3C-EX-PD 滿足測試需求

為了解決 I3C 技術測試問題，Prodigy Technovations（MIPI 聯盟的貢獻成員）開發(fā)了 PGY-I3C-EX-PD I3C 協(xié)議訓練器和分析儀。我們于 2017 年推出了這款產品，并不斷添加許多不同的功能，以滿足不斷增長的 I3C 設計需求。該產品可以輕松滿足以下需求。

l  I3C 測試儀，可以根據 I3C V1.1.1 規(guī)范模擬控制器和目標

l  能夠以 1V 信號幅度為 10Khz 至 12.5MHz 的整個頻率范圍生成協(xié)議數據包

l  某些傳感器可能以 I2C 總線協(xié)議工作

l  錯誤注入功能

l  協(xié)議分析能力

測試 I3C 總線設備的典型測試設置是

PGY-I3C-EX-PD 的時鐘和數據信號使用帶有母頭引腳的飛線連接到 SPD 或任何其他 I3C 設備。在 PC 中運行的軟件使用戶能夠編寫測試腳本、運行測試并對其進行分析。

用戶可以編寫測試腳本并從駐留在 PC 中的軟件運行測試用例。它將實時運行測試用例并提供如下結果

軟件允許用戶編寫測試腳本并查看來自被測設備的響應。此外，查看 timing waveform 以調試任何 timing 問題。軟件會分析每個 I3C 協(xié)議數據包，并報告協(xié)議級別是否存在任何錯誤。

PGY-I3C-EX-PD 能夠在不生成任何協(xié)議流量的情況下嗅探 I3C 總線。當用戶只想監(jiān)控其中一個 I3C 總線中的 I3C 協(xié)議活動時，這將非常有用。

在DDR5系統(tǒng)中測試多個 I3C 總線時面臨的挑戰(zhàn)

考慮這樣一個場景：設計人員有一個控制器連接到多個 DIMM 芯片，每個芯片都配備了 PMIC 和溫度傳感器，所有芯片都鏈接到 SPD 集線器。單獨測試每個 DIMM 可能非常耗時，因此擁有一個允許同時檢查所有 DIMM 的解決方案以簡化測試過程并獲取數據非常有益。

同時監(jiān)控所有 I3C 總線數據：PGY-LA Multi I3C 是一款 16 通道邏輯分析儀，每通道具有 1GS/sec 的實時采樣率。16 個通道使設計和測試工程師能夠同時監(jiān)控 DDR5 系統(tǒng)中的所有 8 個 I3C 總線。這種同時解碼所有 8 個 I3C 總線的功能使其成為 I3C 網絡非常有效的調試和分析工具。它經過專門設計，可在 DDR5 環(huán)境中以全 12.5MHz 的速度監(jiān)控 1.0V 的低電壓。

PGY-LA-Multi I3C 在列表窗口中顯示 I3C 協(xié)議解碼結果以及定時波形，以便于使用分析。Timing view 支持每個 I3C 總線的 I3C 總線圖視圖。通過將 protocol data 從 listing view 鏈接到 timing view 可以方便地調試 design issues。

使用基于硬件的 I3C 協(xié)議事件捕獲特定的I3C協(xié)議事件

PGY-LA-Multi I3C 具有協(xié)議感知觸發(fā)功能。用戶可以根據 I3C 協(xié)議數據包內容設置觸發(fā)條件。協(xié)議感知觸發(fā)器是 logic analyzer 中的一項功能，允許器件觸發(fā)特定的協(xié)議級事件。這意味著分析器可以設置為在總線上出現特定的協(xié)議數據序列（例如特定的命令、地址或數據模式）時開始捕獲數據

用戶可以選擇 I3C 總線段并要觸發(fā)的協(xié)議數據包內容。PGY-LA-Multii3C 實時監(jiān)控事件并開始捕獲協(xié)議活動。

結論

PGY-I3C-EX-PD 和 PGY-LA-Multi I3C 測試工具為設計工程師測試 I3C 總線提供了全面的測試解決方案。流量生成功能具有強大的腳本功能，可生成不同數據速率和錯誤的不同協(xié)議數據包，使其成為設計 I3C 器件的最合適產品。在系統(tǒng)級設計中部署 I3C 技術時，PGY-LA-Multi I3C 16 通道邏輯分析儀能夠同時解碼所有 I3C 總線并將數據關聯，從而縮短了上市時間需求。